IA（Intel Architecture）处理器使用VT-d技术将PCI总线域的物理地址转换为HPA地址。这个映射过程也被称为DMA Remapping。IA处理器系统使用DMA Remapping机制可以辅助虚拟化技术对外部设备进行管理。
在IA处理器系统中，所有的外部设备都是PCI设备。每一个设备都唯一对应一个Bus Number、Device Number和Function Number，为此IA处理器设置了一个专门的结构，即Root Entry Table[112]，管理每一棵PCI总线树。在这种结构下，每一个PCI设备根据其Bus、Device和Function号唯一确定一个Context Entry。VT-d将这个结构称为“Device to Domain Map-ping”结构，如图13-3所示。
图13-3 Device to Domain Mapping结构
VT-d一共设置了两种结构描述PCI总线树结构，分别为Root Entry和Co ntext Entry。其中Root Entry描述PCI总线，一棵PCI总线树最多有256条PCI总线，其中每一条PCI总线对应一个Root Entry；每条PCI总线中最多有32个设备，而每个设备最多有8个Function，其中每一个Function对应一个Context Entry，因此每个Context Entry表中共有256表项。
在一个处理器系统中，一个指定的PCI Function唯一对应一个Context Entry，这个Con-text Entry指向这个PCI Function使用的地址转换结构（Addre ss Translation Structures）。当一个PCI Function隶属于不同的Domain时，将使用不同的地址转换结构，但是在一个时间段里，PCI Function只能使用一个地址转换结构，即Context Entry只能指向一个Domain的地址转换结构。这个地址转换结构的主要功能是完成PCI总线域到HPA存储器域的地址转换。
如图13-1所示，当一个设备进行DMA操作时，Domain使用PCI总线域的地址填写这个设备和与DMA转送相关的寄存器。当这个设备启动DMA操作时，将使用PCI总线地址，之后通过DMA Remapping机制将PCI总线地址转换为HPA存储器域地址，然后将数据传送到实际的物理地址空间中。而Domain通过处理器的MMU机制将GPA转换为HPA，访问物理地址空间。
从图13-3中可以发现，每一个Function在每一个Domain中都可能有一个地址转换结构，以完成GPA到HPA的转换，因此在每一个Domain中最多有256个地址转换结构。这些结构无疑将占用部分内存，但是并不会产生较大的浪费。因为在实际设计中，同一个Do-main下的所有PCI设备使用的总线地址到HPA地址的转换结构可以相同。因此在实现中，每个Domain仅使用一个地址转换结构即可。(www.chuimin.cn)
IA处理器使能VT-d机制后，PCI设备进行DMA操作需要根据Bus、Device和Function号确定Context Entry，之后使用图13-4所示的方法完成PCI总线地址到HPA地址的转换。
图13-4 VT-d使用的PCI总线地址到HPA的转换机制
在上图中，4KB Page Table中的每个Entry的大小为8B，因此在计算偏移时，需要左移3位，PCI总线地址通过3级目录，最终找到与HPA所对应的4KB大小的页面，从而完成PCI总线地址到HPA的转换。值得注意的是，IA处理器还支持2MB（SP=1）、1GB（SP=2）、512GB（SP=3）和1TB（SP=4）大小的Super Page，而本节仅使用了4KB大小的页面。
为了加快PCI总线地址到HPA地址的转换速度，IA处理器分别为Root Entry和Context Entry设置了Context Cache以加快Context Entry的获取速度，同时还设置了IOTLB加速PCI总线地址到HPA地址的转换速度。
IOTLB相当于I/O页表的Cache，当一个PCI设备进行DMA操作时，首先在IOTLB中查找PCI总线地址与HPA地址的映射关系，如果在IOTLB命中时，PCI设备直接获得HPA地址进行DMA操作；如果没有在IOTLB命中，则需要使用图13-4中所示的算法进行PCI总线地址到HPA地址的转换。
Intel并没有公开“没有在IOTLB命中”的实现细节，当出现这种情况时，IA处理器可能使用内部的Microcode完成图13-4所示的算法。使用VT-d除了可以有效地支持虚拟化技术之外，还可以支持一些只能访问32位地址空间的PCI设备访问4GB之上的物理地址空间。
有关PCI Express体系结构导读的文章
[1]本节出现的Switch指传统的Switch，在MR-IOV规范定义的Switch与此并不相同，详见第13.3.2节。[4]这种方式也可以被认为是SoC平台总线从共享总线结构升级到Switch结构。[10]该表存在于PCI Express Extended Capabilities结构中，详见第4.3.3节。[14]从体系结构的角度上看，MCH和ICH仅仅是一个称呼，实际上并不重要。[36]如图4-1所示，发送端和接收端都有相应的发送逻辑和接收逻辑。[39]在正常情况下，接收逻辑RX的DC共模电压为0，ZRX-DC虽然较小也不会影响其正常工作。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。图8-5 LTSSM示意图●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。该状态是LTSSM状态机的重要状态。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
第4.1.4节简单介绍了在PCIe总线中，如何使用Switch进行链路扩展，本节主要介绍Switch[7]的内部结构。值得注意的是，在Switch内部还具有一条虚拟的PCI总线，用于连接各个虚拟PCI桥，系统软件在初始化Switch时，需要为这条虚拟PCI总线编号。Switch的组成结构如图4-10所示。在PCIe体系结构中，Switch处于核心地位。深入理解PCI桥是理解Switch软件组成结构的基础。目前PCIe总线提出了MRA-Switch的概念，这种Switch与传统Switch有较大的区别，有关这部分内容详见第13.3节。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
相关推荐