当发送端或者接收端进入Electrical Idle状态后，两端的发送逻辑TX将驱动D+和D-信号的对地电压为相同的值，其值等于DC共模电压（DC共模电压的定义见第7.3.1节），从而使发送逻辑TX处于“最低功耗”状态。
当发送端处于正常工作模式时，D+和D-信号差值电压的峰峰值为VTX-DIFF-PP，其值在0.8V～1.2V之间，而当发送端处于Electrical Idle状态时，D+和D-信号差值电压的峰峰值为VTX-IDLE-DIFF-DC，其值在0～5mv之间。
由此可以发现当发送端处于Electrical Idle状态时，在示波器中显示的D+和D-信号的对地电压基本相等，此时发送端处于完全“静止”状态，在发送逻辑TX中基本没有电流通过，因此从理论上讲处于“最低功耗”状态。
在正常情况下，当发送端或者接收端进入Electrical Idle状态之前，都需要使用发送逻辑TX向对端发送若干EIOS序列，之后才能进入该状态。当发送逻辑TX处于Electrical Idle状态时，可以处于高阻抗或者低阻抗模式，PCIe总线规范对此并没有限制。而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。
当发送逻辑TX进入Electrical Idle状态后，至少需要经过TTX-IDLE-MIN这段时间延时后，才允许退出该状态，因为对端接收逻辑RX的“Electrical Idle Exit detector”部件从启动到正常工作的时间延时为TTX-IDLE-MIN。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。
发送逻辑TX在退出Electrical Idle状态时，必须在TTX-IDLE-TO-DIFF-DATA时间范围内，需要为D+和D-信号提供正常的工作伏值，D+和D-信号的峰峰值至少为VTX-DIFF-PP，其值在0.8V～1.2V之间。而对端的接收逻辑RX发现其VRX-IDLE-DET-DIFFp-p的值小于75mV时，将不会退出Electrical Idle状态，只有当VRX-IDLE-DET-DIFFp-p的值大于175mV时，对端的接收逻辑RX才会退出Electrical Idle状态。
值得注意的是，发送逻辑TX经过发送链路将信号传递到接收逻辑RX时，信号将会衰减。虽然发送逻辑TX输出的VTX-DIFF-PP在0.8V～1.2V之间，但是接收端收到的VRX-IDLE-DET-DIFFp-p，其最小值可能只有175mV左右。(www.chuimin.cn)
在正常情况下，接收逻辑RX在进入到Electrical Idle状态之前，需要收到发送逻辑TX提供的EIOS序列，但是有时接收逻辑RX在没有收到EIOS序列时，发现VRX-IDLE-DET-DIFFp-p的值小于75mv时，也可以进入Electrical Idle状态。PCIe总线规范要求接收逻辑RX必须在10ms之内判断出当前链路是否处于Electrical Idle状态。
接收逻辑RX除了可以使用差分电压逻辑，检测当前链路是否处于Electrical Idle状态之外，还可以通过其他方式推断出当前链路是否处于Idle状态。当PCIe链路处于不同的状态时，检测方法有所不同，如表8-1所示。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。
表8-1 接收逻辑RX推断当前链路是否处于Idle状态
[39] 没有退出Electrical Idle状态指接收逻辑
的值小于75mV。
PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。在该表中出现的链路状态，如L0、Loopback.active等，将在下文详细解释。Electrical Idle状态是LTSSM状态机的基础。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。当一个PCIe设备没有上电，处于复位状态或某些低功耗状态时，其使用的PCIe链路将处于Electrical Idle状态，读者需要进一步阅读下文的内容以详细了解Electrical Idle状态。
有关PCI Express体系结构导读的文章
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。图8-5 LTSSM示意图●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。该状态是LTSSM状态机的重要状态。......
2023-10-20
TLP的AT字段与ATS机制直接相关。该报文由PCIe设备通过存储器读请求TLP发出，其目的地为TA。如果TLP中的Address字段没有经过ATC进行地址转换，而且处理器系统支持虚拟化技术，该地址为仍然对应GPA地址在PCI总线域中的映像，此时该TLP使用的AT字段为0b00。由以上描述可以发现，PCIe设备无论是否使用ATC机制，在TLP中存放的Address字段仍然保存的是PCI总线地址。......
2023-10-20
PCIe设备处于Polling.Active状态时，首先检查Link Control 2寄存器的“Enter Compli-ance Bit”位。本节对Polling.Compliance状态不做进一步描述。PCIe链路两端设备进入的LTSSM状态机并不一定同步，可能对端PCIe设备可能已经进入了Polling.Configuration状态，此时该设备将向对端发送TS2序列，详见下文。如果这些条件同时成立时，PCIe设备也将进入Polling.Configuration状态。如果PCIe链路上任何一个Lane的发送链路上连接了一个“对地阻抗为50Ω”的电阻后，PCIe设备也将强制进入Polling.Compliance状态。在许多PCIe设备的具体实现中，并没有使用Polling.Speed子状态。......
2023-10-20
物理层通知数据链路层当前PCIe链路可用，且物理层正处于链路初始化状态，此时数据链路层不能接收或者发送TLP和DLLP。数据链路层仅是使用该状态位通知事务层，暂时没有从对端中发现PCIe设备，需要进一步检测。数据链路层处于该状态表示在PCIe链路的对端连接了其他设备。当数据链路层收到物理层的状态信息后，DLCMSM状态机将进行状态转换，并向事务层通知PCIe链路的状态。但是在下列情况时，数据链路层状态从DL_Active状态迁移到DL_Inactive状态时并不会引发异常。......
2023-10-20
[1]本节出现的Switch指传统的Switch，在MR-IOV规范定义的Switch与此并不相同，详见第13.3.2节。[4]这种方式也可以被认为是SoC平台总线从共享总线结构升级到Switch结构。[10]该表存在于PCI Express Extended Capabilities结构中，详见第4.3.3节。[14]从体系结构的角度上看，MCH和ICH仅仅是一个称呼，实际上并不重要。[36]如图4-1所示，发送端和接收端都有相应的发送逻辑和接收逻辑。[39]在正常情况下，接收逻辑RX的DC共模电压为0，ZRX-DC虽然较小也不会影响其正常工作。......
2023-10-20
当下游设备满足以下条件时，可以进入L1状态。如果下游设备是一个Switch，这个Switch的所有下游端口处于L1或者更高一级的节电状态。而上游设备需要经过协商才能进入L1状态。在PCIe总线中，L1状态由L1.Entry和L1.Idle两个子状态组成，如图8-14所示。图8-14 L1状态机PCIe设备从L0状态首先进入L1.Entry状态。......
2023-10-20
在ACPI提供的各类表中，DSDT描述符表最为重要。当操作系统收到ACPI中断请求，即SCI中断请求时，将根据DSDT中提供的代码对相应的ACPI寄存器进行操作，从而完成所需的功能。图14-4 DSDT、ACPI寄存器和操作系统之间的关系下文将举例说明图14-4中各模块之间的关系，以及系统软件如何处理ACPI表。在ACPI中，每一个设备使用的标识不相同。当GPEx_STS寄存器的第0位为1时，将进一步检查PBP和PBW位。......
2023-10-20
相关推荐