在PCI总线中，一次突发传送的大小为2个以上的双字。一次突发传送所携带的数据越多，突发传送的总线利用率也越高。
而PCI总线的突发传送仍然存在缺陷。在PCI总线中，数据发送端知道究竟需要发送多少字节的数据，但是接收端并不清楚到底需要接收多少数据。这种不确定性，为接收端的缓冲管理带来了较大的挑战。
为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB（Allowable Disconnect Boundary）为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。在PCI-X总线中，ADB的大小为128B。(www.chuimin.cn)
由于ADB的引入，PCI总线与Cache相关的总线事务如Memory Read Line、Memory Read Multiline和Memory Write and Invalidate，都被PCI-X总线使用与ADB相关的总线事务替代。因为通过ADB，PCI-X桥（HOST主桥）可以准确地预知即将访问的数据在Cache中的分布情况。
PCI-X总线还增加了一些其他特性，如在总线事务中增加传送字节计数，限制等待状态等机制，并增强了奇偶校验的管理方式。但是PCI-X总线还没有普及，就被PCIe总线替代。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。事实上，PCI-X总线的许多特性都被PCIe总线继承。
有关PCI Express体系结构导读的文章
为此PCI桥需要对Non-Posted总线事务进行优化处理，并使用Delayed总线事务处理这些Non-Posted总线事务，PCI总线规定只有Non-Posted总线事务可以使用Delayed总线事务。PCI总线的Delay总线事务由Delay读写请求和Delay读写完成总线事务组成，当Delay读写请求到达目的地后，将被转换为Delay读写完成总线事务。为了进一步提高Non-Posted总线事务的执行效率，PCI-X总线将PCI总线使用的Delayed总线事务，升级为Split总线事务。......
2023-10-20
此时PCI桥首先Retry当前Non-Posted总线事务，并将其转换为Delayed总线事务。使用Delayed总线请求事务进行数据传送时，需要遵循以下规则。而这些重试操作极大浪费了PCI总线的带宽，这也是Delayed总线事务的缺点。此时这个Delayed总线完成事务除了在以下两种情况之外，不能被随便丢弃。PCI桥在处理Delayed总线事务时，必须能够接收来自这个桥同一侧的Posted存储器写请求。因为Delayed读总线事务A有可能被设备使用重试周期结束。......
2023-10-20
下面以图3-2所示的处理器系统为例，说明处理器向PCI设备11进行存储器写的数据传送过程。PCI设备11在PCI总线域的地址范围是0x7300-0000～0x73FF-FFFF。存储器域将0xF300-0008这个地址发向HOST主桥，0xF000-0000～0xF7FF-FFFF这段地址已经由HOST主桥映射到PCI总线域地址空间，所以HOST主桥认为这是一个对PCI设备的访问。PCI总线0的PCI桥1发现0x7300-0008在自己管理的地址范围内，于是接管这个存储器写请求，并通过总线仲裁逻辑获得PCI总线1的使用权，并将这个请求转发到PCI总线1上。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
PCIe链路使用“端到端的数据传送方式”，发送端和接收端中都含有TX和RX，其结构如图4-1所示。目前PCIe总线的最新规范为V2.1，而V3.0正在开发，预计在2010年发布。PCIe总线V1.x和V2.0规范在物理层中使用8/10b编码，即在PCIe链路上的10bit中含有8位的有效数据；而V3.0规范使用128/130b编码方式，即在PCIe链路上的130bit中含有128位的有效数据。PCIe总线也有其弱点，其中最突出的问题是传送延时。......
2023-10-20
如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。......
2023-10-20
物理层通知数据链路层当前PCIe链路可用，且物理层正处于链路初始化状态，此时数据链路层不能接收或者发送TLP和DLLP。数据链路层仅是使用该状态位通知事务层，暂时没有从对端中发现PCIe设备，需要进一步检测。数据链路层处于该状态表示在PCIe链路的对端连接了其他设备。当数据链路层收到物理层的状态信息后，DLCMSM状态机将进行状态转换，并向事务层通知PCIe链路的状态。但是在下列情况时，数据链路层状态从DL_Active状态迁移到DL_Inactive状态时并不会引发异常。......
2023-10-20
MSI Capability结构共有四种组成方式，分别是32和64位的Message结构，32位和64位带中断Masking的结构。MSI Capability寄存器的结构如图10-1所示。图10-1 MSI Capability结构●Capability ID字段记载MSI Capability结构的ID号，其值为0x05。表10-1 MSI Cabalibities结构的Message Control字段[67] 此时PCI设备配置空间Command寄存器的“Interrupt Disable”位为1。当MSI En able位有效时，该字段存放MSI报文使用的数据。该字段需要与Mask Bits字段联合使用。......
2023-10-20
相关推荐