如图8-6所示，Detect状态由Detect.Quiet、Detect.Active两个子状态组成。该状态的主要功能是检测PCIe链路上是否有PCIe设备存在，如果存在，一共使用了多少可用的Lane资源。在正常情况下，PCIe链路将从Detect状态迁移到Polling状态。
图8-6 Detect状态机
当PCIe设备进行传统复位操作[40]后，首先进入Detect.Quiet状态。在多数情况下，如果该PCIe设备的对端存在设备时，PCIe链路的两端将同时进入Detect.Quiet状态。因为PCIe链路的两端可能同时进行复位操作。
在PCIe设备进入Detect.Quiet状态时，其发送逻辑TX处于“Electrical Idle”状态，此时该设备发送链路的D+和D-信号的电压为DC共模电压，且为相同的值，此时发送逻辑TX使用的功耗最低。
值得注意的是，物理层也可以从L2、Loopback、Disabled、Polling、Configuration和Re-covery状态进入Detect.Quiet状态，此时发送逻辑TX需要发送必要的Idle序列，通知对端设备的接收逻辑RX，然后经过一段延时后才能进入“Electrical Idle”状态。而在Detect状态中，PCIe设备的发送逻辑TX将直接进入到“Electrical Idle”状态，并不会使用Idle序列通知对端设备的接收逻辑RX。
当PCIe设备处于Detect.Quiet状态时，缺省使用2.5Gb/s的数据传送率，即PCIe V1.x规定的数据传送率，并置LinkUp、upconfigure_capable[41]等状态位为0，此时数据链路层处于DL_Inactive状态。整个PCIe链路处于“完全静止”的状态。
当PCIe设备处于Detect.Quiet状态超过12ms之后，或者检测到PCIe链路上的任何一个Lane退出“Electrical Idle”状态时，PCIe设备将进入Detect.Active状态。(www.chuimin.cn)
PCIe设备进入Detect.Active状态后，其发送逻辑TX将向该链路的所有“未配置过的Lane”端发送“Receiver Detection序列”[42]，检测其对端的接收逻辑RX是否正常工作。如果所有Lane的接收逻辑RX都在正常工作时，PCIe设备进入到Polling状态。
如果没有一个Lane的接收逻辑RX被检测到，PCIe设备将进入到Detect.Quiet状态，此时可能PCIe链路的对端没有连接PCIe设备，或者该PCIe设备并没有正常工作。
如果仅有部分Lane正确检测到对端接收逻辑RX的存在，物理层将首先等待12ms，然后使用该链路的所有“未检测成功过的Lane”向对端重新发送“Receiver Detection序列”，进一步识别可用的Lane。如果这次的检测结果与第一次检测结果相同，物理层将这些“不可用”的Lane置为Ele ctrical Idle状态，并进入Polling状态，如果两次结果不相同，则进入Detect.Quiet状态。
这些被标识为“Electrical Idle”状态的Lane将不会被LTSSM状态机继续使用。有时PCIe链路的两端虽然都连接PCIe设备，但是这些设备不一定利用了PCIe链路上所有的Lane，下文将举例说明Detect.Active状态的运行机制。
假设一个PCIe链路由8个Lane组成，其上游端口与一个Switch连接，而下游端口连接一个EP，如果这个EP仅使用了2个Lane。那么第一次PCIe链路检测结果为6个Lane没有与EP进行连接，而经过12ms再次进行检测时，可能还检测到有6个Lane没有与EP进行连接，此时该PCIe链路认为EP仅使用了2个Lane。如果第2次检查发现有7个或者5个Lane没有与EP进行连接，说明两次检测结果不一致，此时PCIe设备将要退回到De-tect.Quiet状态，并择时重新进入Detect.Active状态，重新进行链路探测。
Detect状态是PCIe设备进入的第一个状态，在这个状态中，PCIe设备需要识别PCIe链路的拓扑结构。在这个状态中，物理层使用的检测手段都是基于PCIe链路的物理特性，只有PCIe设备发现PCIe链路的对端具有合法设备后，才能进入Polling状态。
有关PCI Express体系结构导读的文章
PCIe设备处于Polling.Active状态时，首先检查Link Control 2寄存器的“Enter Compli-ance Bit”位。本节对Polling.Compliance状态不做进一步描述。PCIe链路两端设备进入的LTSSM状态机并不一定同步，可能对端PCIe设备可能已经进入了Polling.Configuration状态，此时该设备将向对端发送TS2序列，详见下文。如果这些条件同时成立时，PCIe设备也将进入Polling.Configuration状态。如果PCIe链路上任何一个Lane的发送链路上连接了一个“对地阻抗为50Ω”的电阻后，PCIe设备也将强制进入Polling.Compliance状态。在许多PCIe设备的具体实现中，并没有使用Polling.Speed子状态。......
2023-10-20
而接收逻辑RX处于Electrical Idle状态时，其DC共模输入阻抗必须在PCIe总线规范要求的范围内。如果在“Electrical Idle Exit detector”部件没有正常工作之前，发送逻辑TX就退出Electrical Idle状态，对端的接收逻辑RX将不能检查到这个状态变化，从而导致错误。值得注意的是，这种推断出的Idle状态并不等同于Electrical Idle状态。PCIe总线通过上表判断而得出的Idle状态称为Logical Idle状态。Electrical Idle状态是PCIe链路的相对静止状态，使用的功耗较低。......
2023-10-20
物理层通知数据链路层当前PCIe链路可用，且物理层正处于链路初始化状态，此时数据链路层不能接收或者发送TLP和DLLP。数据链路层仅是使用该状态位通知事务层，暂时没有从对端中发现PCIe设备，需要进一步检测。数据链路层处于该状态表示在PCIe链路的对端连接了其他设备。当数据链路层收到物理层的状态信息后，DLCMSM状态机将进行状态转换，并向事务层通知PCIe链路的状态。但是在下列情况时，数据链路层状态从DL_Active状态迁移到DL_Inactive状态时并不会引发异常。......
2023-10-20
当下游设备满足以下条件时，可以进入L1状态。如果下游设备是一个Switch，这个Switch的所有下游端口处于L1或者更高一级的节电状态。而上游设备需要经过协商才能进入L1状态。在PCIe总线中，L1状态由L1.Entry和L1.Idle两个子状态组成，如图8-14所示。图8-14 L1状态机PCIe设备从L0状态首先进入L1.Entry状态。......
2023-10-20
PCIe总线在进行链路训练时，将使用LTSSM状态机。LTSSM状态机由“Detect”、“Pol-ling”、“Configuration”、“Disabled”、“Hot Reset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”共11个状态组成。LTSSM状态机的转换逻辑如图8-5所示，而各个状态的含义如下所示。图8-5 LTSSM示意图●Detect状态。当PCIe链路被复位或者数据链路层通过填写某些寄存器后，LTSSM将进入该状态。该状态也是LTSSM的初始状态。该状态是LTSSM状态机的重要状态。......
2023-10-20
在一段程序中，存在大量的分支预测指令，因而在某种程度上增加了指令Fetch的难度。但是分支预测单元并不会每次都能正确判断分支指令的执行路径，这为指令Fetch制造了不小的麻烦，在这个背景下许多分支预测策略应运而生。在PowerPC处理器中，条件转移指令“bc”表示Taken；而“bc-”表示Not Taken。BTB的功能相当于存放转移指令的Cache，其状态机转换也与Cache类似。转移指令B执行完毕后，将实际执行结果Rc更新到BHR寄存器中，并同时更新PHT中对应的Entry。......
2023-10-20
PCIe设备必须支持L0s状态。L0s状态是一个低功耗状态，PCIe设备进入或者退出该状态不需要系统软件的干预，其状态转换由硬件控制完成。图8-13 L0s的接收状态机接收逻辑RX处于L0状态时，如果收到1个EIOS序列后，将进入Rx_L0s.Entry状态。接收逻辑RX在Rx_L0s.Idle状态中将持续监测接收链路，如果发现对端设备的发送逻辑TX退出“Electrical Idle”状态时，接收逻辑RX将进入Rx_L0s.FTS状态。......
2023-10-20
而PCI总线的突发传送仍然存在缺陷。为此PCI-X总线使用基于数据块的突发传送方式，发送端以ADB为单位，将数据发送给接收端，一次突发读写为一个以上的ADB。采用这种方式，接收端可以事先预知是否有足够的接收缓冲，接收来自发送端的数据，从而可以及时断连当前总线周期，以节约PCI-X总线的带宽。因此在PC领域和嵌入式领域很少有基于PCI-X总线的设备，PCI-X设备仅在一些高端服务器上出现。因此本节不对PCI-X总线做进一步描述。......
2023-10-20
相关推荐